

22-Bit 三阶 Cascaded 结构 Sigma-Delta 调制器设计

康志宏, 李开航, 薛佳梅, 庄锦清
(厦门大学 物理与机电工程学院, 福建 厦门 361005)

摘 要: 设计一款可用于称重传感器 ADC 的高精度 2-1 级联结构 Sigma-Delta 调制器。在考虑非理想因素的前提下, 采用 Matlab/Simulink 数学建模和仿真表明, 在信号带宽为 20 Hz, 过采样率为 1 024 的情况下, 该调制器的信噪比为 170.7 dB。采用 Charter 0.35 μm 工艺对该调制器进行电路级设计并用 Spectre 仿真, 电路信噪比为 144.8 dB, 该结果高于 22 位要求的 135 dB。

关键词: 过采样率; Sigma-Delta 调制器; ADC; 电路信噪比

中图分类号: TN911-34

文献标识码: A

文章编号: 1004-373X(2013)12-0025-04

Design of 22-bit Sigma-Delta modulator with third-order cascaded structure

KANG Zhi-hong, LI Kai-hang, XUE Jia-mei, ZHUANG Jin-qing

(Xiamen University, Xiamen 361005, China)

Abstract: A 22-bit Sigma-Delta modulator with high-accuracy third-order 2-1 cascade structure for weighing sensor ADC is presented in this paper. While the bandwidth of the input signal is 20 Hz and the oversampling ratio is 1024, Matlab/Simulink mathematical modeling and simulation show that the signal-to-noise ratio (SNR) of the modulator is 170.7 dB in consideration of the nonideal factors. The circuit of the modulator is designed with Charter 0.35 μm standard CMOS process and simulated with Spectre. The result shows that the SNR can reach 144.8 dB, which is higher than 135 dB required by 22-bit Sigma-Delta modulator.

Keywords: oversampling ratio; Sigma-Delta modulator; ADC; SNR of circuit

0 引言

随着模数转换器(ADC)设计高速发展, Sigma-Delta ADC 由于其对工艺非理想因素的抗干扰能力强和 VLSI 设计的兼容性, 使其成为高精度 ADC 设计主流方法。Sigma-Delta 调制器是 Sigma-Delta ADC 的重要组成部分, 它采用过采样和噪声整形技术^[1]对信号进行量化和频移, 是实现高精度 ADC 的基础。而且, 随着半导体市场不断细分, ASIC 设计成为未来芯片设计的主流方向。

因此, 这里将设计一款专门应用于称重传感器 ADC 的高精度 Sigma-Delta 调制器, 信号带宽为 20 Hz, 信噪比在 144 dB 以上。

首先, 选定调制器的结构并且对其进行 Matlab/Simulink 数学建模; 其次, 在考虑非理想因素的情况下, 采用 Cadence 对调制器整体电路设计和仿真。

1 系统建模和仿真

Sigma-Delta 调制器的结构划分主要从两个角度出发, 一个是量化器的位数; 另一个是环路结构。但信号的传输函数都可以表示为^[2]:

$$Y = Z^{-L}X + (1 - Z^{-1})^L \cdot E \quad (1)$$

式中: Y 为调制器的输出信号; X 为调制器的输入信号; L 为调制器的阶数。右边第一项表示对信号延时 L 个单位, 第二项是高通传输函数表示对低频段噪声衰减, 只让高频段通过。当过采样率取 M , 量化器位数取 B 时, 通通过式(1)可以求得理想情况下信噪比(SNR)^[2]:

$$\text{SNR}_{\text{dB}} = 10 \lg \left[\frac{3}{2} (2^B - 1)^2 \frac{(2L + 1) \cdot M^{2L+1}}{\pi^{2L}} \right] \quad (2)$$

从式(2)可以看出采用多位量化器可以增加信噪比, 但是由于其反馈环路 D/A 要求有很高的线性度, 导致电路设计复杂度增加。因此一般采用一个简单比较器就可以胜任的一位量化器。考虑到高阶单环结构的稳定性差, 在设计高精度 Sigma-Delta 调制器时, 采用低阶级联结构。综合以上分析, 设计 22 位高精度的调制

器,在确定过采样率为1 024时,可以采用3阶2-1级联的Cascade结构,利用Matlab/Simulink中SDtoolbox工具箱对Sigma-Delta调制器行为级建模如图1所示。




图1 Sigma-Delta调制器Simulink行为级建模

图中积分器中运放的有限增益,摆幅,压摆率和带宽等非理想因素被考虑,图中各个系数在满足式(1)这个约束条件下可以被给定一组值: $a_1=a_2=1, b_1=1, b_2=2, c_1=1, c_2=2, c_3=2, d_0=1, d_1=2$ 。

首先,仿真Sigma-Delta调制器不会受到运放指标限制的理想情况,即取增益无穷大,而且摆幅,转换速率和建立时间足够的情况,此时输入信号幅度为0.8,频率为10 Hz的正弦波,然后根据信号流传输过程中系数的缩放原则^[3],给出不同系数组合下的信噪比,取信噪比最大的一组为该信号流图的系数。

其次,采用控制变量法对积分器中运放的各个指标进行大量仿真,可以给出满足信噪比要求的一组最优运放指标。

通过以上方法可以确定一组可行信号流图系数为: $a_1=a_2=1, b_1=0.5, b_2=0.25, c_1=0.5, c_2=0.125, c_3=0.125, d_0=1, d_1=2$;运放的一组可行指标:增益80 dB,转换速率1 MV/s,增益带宽70 MHz。

最后,可以有Matlab/Simulink下Sigma-Delta调制器的信噪比为170.7 dB。

2 非理想因素对调制器的影响

调制器的非理想因素主要是运放的非理想性和量化器的非理想性以及开关电容失配和时钟的抖动等。考虑到该设计属于低频应用,主要分析运算放大器的增益,热噪声和闪烁噪声。

2.1 运算放大器的有限增益

若运算放大器的增益非无穷大,且假定增益是A,一个离散时间积分器的转移函数:

$$H(Z) = \frac{V_o(Z)}{V_i(Z)} = \frac{C_1}{C_2} \frac{1 - \frac{1}{A}}{Z - (1 - \frac{1}{A})} \quad (3)$$

因有限增益A,使得积分器的极点由 $Z=1$ 往左移至 $Z=1 - \frac{1}{A}$ 。而从式(1)看,考虑有限增益后的噪声传输函数的零点将从 $Z=1$ 向零方向平移为 $Z=1 - \frac{1}{A}$ 。当 $L=1$ 时,噪声传输函数的幅频响应为:

无限增益:

$$|NTF(e^{j2\pi f})|^2 = (2\pi f)^2 \quad (4)$$

有限增益:

$$|NTF(e^{j2\pi f})|^2 \approx (2\pi f)^2 + \frac{1}{A^2} \quad (5)$$

式中 f 为归一化频率,且 $f \gg 1$ 。比较式(4)和式(5)可知,噪声移频的量化误差不是从零开始

而是大约靠近零附近。

2.2 热噪声与闪烁噪声

热噪声是由载流子的随机运动造成的^[4]。它主要由运放和开关产生,如图2所示,MOS管作为开关的开关电容电路以及其等效电路,该电路用于调制器的采样电路。

热噪声为 $V_n^2 = KT/C$,可以看出热噪声与等效电阻无关,而与采样电容成反比,可通过增加采样电容限制。另外,闪烁噪声也称 $1/f$ 噪声,主要由运放产生,可以采取P管作为输入管同时增大输入管尺寸来降低,也可以采用斩波稳定运放以及相关双采样技术来降低。




图2 开关电容电路及等效模型

3 积分器的设计

全差分运算放大器是设计积分器的关键。根据前面Matlab/Simulink建模,以及非理想因素的分析。采用如图3所示的运算放大器结构,该运放采用以P管为输入管的折叠式运算放大器。

第一级共模输出通过 $NM_{9a}, NM_{9b}, NM_{10b}, NM_{10a}$ 稳定,第二级通过采用常见的开关电容共模反馈电路实现^[5]。仿真结果:增益为87 dB,单位增益带宽为66.7 MHz,摆率为0.8 V/ μ s。

利用上面运算放大器设计传统的全差分开关电容积分器电路。这里采用单端输入说明理想情况下开关

电容积分器的工作原理,如图4所示。




图3 折叠式运算放大器和偏置电路




图4 积分电容电路

其中 ϕ_1, ϕ_2 由两相不交叠时钟产生。采用电荷守恒定律分析,在时钟信号周期 $T(n-1)$ 到 $T(n-\frac{1}{2})$ 期间, S_1, S_3 闭合, S_2, S_4 断开, C_s, C_i 上的电荷电压分别为:

$$\begin{aligned} V_s(n-1)T &= V_i(n-1)T \\ V_i(n-1)T &= V_o(n-1)T \end{aligned} \quad (6)$$

在时钟信号周期 $T(n-\frac{1}{2})$ 到 $T(n)$ 期间, S_1, S_3 断开, S_2, S_4 闭合, C_s 两端的电位相等,它上的电荷将全部转移到 C_i 上,此时 C_i 上的电位为:

$$V_o(n-\frac{1}{2})T = \frac{C_s}{C_i} V_i(n-1)T + V_o(n-1)T \quad (7)$$

在 $T(n-\frac{1}{2})$ 到 $T(n)$ 期间, V_{out} 电压保持不变。所以有:

$$V_o(n)T = \frac{C_s}{C_i} V_i(n-1)T + V_o(n-1)T \quad (8)$$

利用 z 变换可以的到积分传输函数:

$$\frac{V_o(z)}{V_i(z)} = \frac{C_s}{C_i} \frac{z^{-1}}{1-z^{-1}} \quad (9)$$

4 比较器的设计

比较器的设计主要考虑精度和失调电压,但在 Sigma-Delta 调制器中,由于比较器的输出要反馈到积分器中,降低了失调电压和精度的影响,因此,放宽了对比较器性能指标的要求。

这里采用^[5]中的再生比较器可以满足要求。仿真结果是比较器的精度为 5 mV 传输延时为 450 ps。

5 调制器整体电路的实现及仿真

图(5)中电源电压为 3.3 V,共模电压 $V_{cm} = 1.65$ V,参考电平 V_{r+}, V_{r-} 分别为 3.3 V, 0.001 V, ϕ_1, ϕ_2 是两相不交叠时钟产生, ϕ_{1d}, ϕ_{2d} 是 ϕ_1, ϕ_2 的延时,采用这两个延时时钟可以减少时钟馈通和电荷注入效应。

当输入幅值为 0.8 V,频率为 10 Hz 的正弦波,过采样率为 1 024 时,两级调制器输出 0,1 串码。

采用 Matlab 对数字消除逻辑编码,并对输出串码进行处理,可以给出数字消除逻辑的输出范围在 $[-6, 7]$ 之间,将结果向左平移 0.5 个单位,如图 6 所示,从疏密可以观察到正弦波的轮廓。

计算信噪比 (SNR)^[6] 为 152 dB,如图 7 所示。

6 结 语

本文正向设计实现了一款 22 位高精度 Sigma-Delta 调制器。

通过 Matlab/Simulink 数学建模,并且对非理想因素的影响进行分析,采用 Charter 0.35 μm 工艺对调制器整体电路设计和使用 Spectre 仿真,信噪比达到设计要求,可以应用于高精度称重传感器 A/D 的设计。




图5 Sigma-Delta 调制电路




图6 调制器二进制输出转化为十进制




图7 调制器SNR 计算

参 考 文 献

[1] SCHREIER R, TEMES G C. Delta-Sigma data Converters [M]. 北京:科学出版社,2007.

[2] RIO R D, MEDEIRO F. CMOS cascade Sigma-Delta modulators for sensors and telecom [M].北京:科学出版社,2007.

[3] PARHI K K. VLSI 数字信号处理系统设计与实现[M].陈弘毅,译.北京:机械工业出版社,2004.

[4] Behzad Razavi.模拟 CMOS 集成电路设计[M].陈贵灿,译.西安:西安交通大学出版社,2002.

[5] 孙艳,吴建辉,陆生礼,等.一种动态开关电容运算放大器共模负反馈电路[J].电路与系统学报,2004(1):55-58.

[6] 李威.Sigma-Delta ADC 的研究与设计[D].厦门:厦门大学,2010.

[7] IEEE. Std 1057 IEEE trial-use standard for digitizing wave recorders [S]. New York: IEEE press, 1989.

[8] 薛静,栾英姿.音频 ADC 中 Sigma-Delta 调制器的工作原理和稳定性研究[J].电子科技,2008(6):13-17.

作者简介:康志宏 男,1985年出生,山西吕梁人,在读硕士研究生。研究方向为模拟集成电路设计。

李开航 男,1967年出生,福建莆田人,博士,副教授。研究方向为集成电路。